SciELO - Scientific Electronic Library Online

 
vol.10 issue6Design of a Composite Drive Shaft and its Coupling for Automotive ApplicationFSM State-Encoding for Area and Power Minimization Using Simulated Evolution Algorithm author indexsubject indexsearch form
Home Pagealphabetic serial listing  

Services on Demand

Journal

Article

Indicators

Related links

  • Have no similar articlesSimilars in SciELO

Share


Journal of applied research and technology

On-line version ISSN 2448-6736Print version ISSN 1665-6423

Abstract

HASAN, M. A.  and  MAMUN, Md. Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates. J. appl. res. technol [online]. 2012, vol.10, n.6, pp.835-844. ISSN 2448-6736.

El monitoreo de la frecuencia cardiaca fetal (FHR) es una rutina para obtener información significativa sobre el estado del feto durante el embarazo y el parto. La condición fetal puede cambiar abruptamente durante el período de embarazo. Por lo tanto, un continuo monitoreo fetal por medio de electrocardiograma (FECG) facilitará el bienestar fetal. Se ha desarrollado un algoritmo para detectar el pico R para la medición simultánea de las frecuencias cardiacas fetal y materna durante el embarazo y el trabajo de monitorización fetal. El algoritmo se basa en la correlación cruzada del umbral adaptativo y propiedades estadísticas en el dominio del tiempo. El desempeño obtenido para la detección del pico R para las mediciones del ritmo cardíaco muestra que el modelo puede extraer picos R para ambos madre y feto utilizando una configuración de una sola via. El algoritmo ha sido implementado en el arreglo de compuertas de propagación (FPGA). El diseño fué sintetizado y acomodado en Stratix de Altera EP1S10 utilizando la plataforma Quartus II debido a su capacidad DSP mejorada. Los resultados de las pruebas de caso mostraron un porcentaje de error de alrededor de ± 0,3% y ± 0,5% para la detección R-pico de la mortalidad materna y fetal, respectivamente. El sistema es capaz de funcionar a una frecuencia de reloj máxima de 48.56MHz, y consumes 9633 elementos lógicos, 101616 espacio de memoria y 4 unidades de bloques DSP.

Keywords : FPGA; Electrocardiogram; VHDL; DSP; Fetal heart rate; QRS.

        · abstract in English     · text in English     · English ( pdf )

 

Creative Commons License All the contents of this journal, except where otherwise noted, is licensed under a Creative Commons Attribution License