Moro–Frías D.1, Sanz–Pascual M.T.1, Díaz–Sánchez A.1, de la Cruz–Blas C.A.2 y Calvo B.3
1 Instituto Nacional de Astrofísica, Óptica y Electrónica Luis Enrique Erro no. 1, Tonantzintla, Puebla, México.
2 Universidad Pública de Navarra, Campus de Arrosadía Pamplon, Navarra, España.
3 Grupo de Diseño Electrónico (I3A), Universidad de Zaragoza Pedro Cerbuna no. 9, Zaragoza, España.
Recibido: 28 de julio de 2011; ]]> Aceptado: 4 de enero de 2012.
Resumen
Los circuitos de Control Automático de Ganancia (AGC), cuya función es mantener relativamente constante el nivel de la señal de salida independientemente de las variaciones en la amplitud de entrada, permiten reducir el rango dinámico de entrada de los bloques de acondicionamiento en sensores resonantes, donde la información está modulada en frecuencia. En este trabajo se presenta un circuito AGC en tecnología CMOS de 0.35µm con voltaje de polarización VDD=3V para sistemas sensores trabajando a frecuencias desde DC hasta 100kHz. El Amplificador de Ganancia Variable fue implementado de manera novedosa mediante un bloque de predistorsión lineal a tramos que realiza un control exponencial de la ganancia. La distorsión armónica total del sistema es inferior a –54dB, con un consumo de potencia global de 12.4mW. Los resultados aquí mostrados fueron obtenidos mediante simulaciones utilizando HSpice.
Palabras clave: Diseño analógico CMOS; Control automático de ganancia; Predistorsión PWL.
Abstract
The role of an Automatic Gain Control (AGC) circuit is to provide relatively constant output amplitude regardless of the signal variations at its input. For this reason, AGC circuits reduce the required input dynamic range of subsequent conditioning circuits for resonant sensors, where information is frequency modulated. An AGC circuit in a 0.35µm and biased with VDD=3V is presented in this paper, to be used in sensor systems operating from DC to 100kHz. The Variable Gain Amplifier is based on a novel technique which uses a pre–distortion piecewise–linear block to exponentially vary the gain. The total harmonic distortion is lower than –54dB and the power consumption of the whole system is 12.4mW. The results were obtained by HSpice simulations.
Keywords: CMOS analog design; Automatic gain control; PWL predistortion.
]]> 1. Introducción
Los circuitos de Control Automático de Ganancia (AGC, por sus siglas en inglés) se utilizan ampliamente en sistemas de acondicionamiento y excitación de sensores [14]. En el caso de los sensores resonantes, en los que la información está modulada en frecuencia, se utilizan lazos AGC para mantener dentro de un determinado rango la amplitud de la señal a procesar, independientemente de las variaciones de la amplitud a la salida del sensor [5–6]. De este modo se relajan las exigencias impuestas al circuito de acondicionamiento posterior, al reducir el rango dinámico de entrada necesario, y se simplifica su diseño. A pesar de ello, la mayoría de las implementaciones encontradas en la literatura diseñan el lazo de control AGC mediante componentes discretos como parte de un sistema de acondicionamiento externo y apenas se dan detalles sobre las arquitecturas empleadas. Por ello, se propone en este trabajo un circuito AGC diseñado en una tecnología CMOS estándar de 0.35 μm y que podría por tanto ser integrado con el sensor, si éste es compatible con silicio, en un mismo chip. Si la tecnología del sensor no permite la cointegración, el sensor y el lazo AGC pueden ser implementados en chips diferentes y conectados en una placa PCB o incluso compartir el mismo encapsulado. En cualquiera de los casos, la implementación integrada del AGC implica una reducción considerable de área y consumo, favorece la portabilidad del sistema sensor y aumenta la fiabilidad del mismo.
El bloque fundamental de un circuito AGC es el Amplificador de Ganancia Variable (VGA, por sus siglas en inglés). La ganancia de dicho amplificador se ajusta en el lazo de tal manera que cuanto mayor sea la señal de entrada, menor sea la ganancia, manteniendo así relativamente constante la señal de salida.
Existen dos tipos de circuitos AGC: de alimentación directa (feedforward) y de retroalimentación (feedback). En los primeros, la ganancia del VGA se ajusta en función de la amplitud de la señal de entrada, como se aprecia en la Fig. 1a. Estos sistemas proporcionan una respuesta más rápida a la amplitud de la señal, pero son también mucho más sensibles a variaciones de los parámetros, por lo que su aplicación suele restringirse al área de comunicaciones [7]. En los lazos AGC de retroalimentación como el que se representa en la Fig. 1b, en cambio, la ganancia del VGA se ajusta en función de la amplitud detectada en la salida, por lo que el sistema es más robusto.
La implementación más básica de un AGC de retroalimentación se muestra en la Fig. 2. El VGA amplifica la señal de entrada con una ganancia que depende de la señal de control VC. Un elemento detecta la amplitud u otro parámetro de la señal de salida (índice de modulación, potencia de banda lateral...) y éste se compara con una señal de referencia, Vref. La diferencia entre ambas señales se filtra para obtener la señal de control de ganancia del VGA (VC).
Como se demostró en [8], la estabilidad no es algo crítico en los lazos de control automático de ganancia. De hecho, la estabilidad global del lazo está garantizada si se cumplen dos condiciones mínimas:
]]> i. Para un VGA de ganancia g=Ge–A(VC), donde G>0 y A es una función monótona creciente continuamente diferenciable, ha de existir un valor α>0 tal que, para todo VC, se cumpla 0 <α < d(A(VC))/dVC.ii. El detector ha de tener una característica continuamente diferenciable.
En la implementación aquí propuesta ambas condiciones se cumplen, por lo que no se hará mayor énfasis en cuestiones de estabilidad en este trabajo. En la arquitectura propuesta, además, se combinan señales de voltaje y de corriente, siendo el principio de funcionamiento el aquí explicado.
2. Lazo de control automático de ganancia
El AGC propuesto en este trabajo se muestra en la Fig. 3. Consta de un Amplificador de Ganancia Variable (VGA), un Detector de picos, un Sumador / Convertidor voltaje–corriente y un bloque exponencial Piecewise Linear (PWL) que controla la ganancia del VGA. A continuación se describe cada uno de los bloques y su función.
2.1. Bloque ExponencialPieceWise–Linear (PWL)
El tiempo para ajustar la ganancia en respuesta a un cambio pequeño en la amplitud de la señal de entrada del AGC debe permanecer constante, independientemente del cambio en ganancia del amplificador del lazo. Si esto se cumple, se maximiza el ancho de banda del AGC y se minimizan los tiempos de adquisición de las señales.
]]> Se puede demostrar que el tiempo de establecimiento de un AGC es constante para variaciones pequeñas de la señal si la ganancia del VGA varía de manera exponencial [9]. Además, si la ganancia del VGA es g=Ge––αX, siendo α una constante y X la variable de control, el VGA cumple la condición que garantiza que el sistema sea estable (siempre que el detector también cumpla la condición de ser continuamente diferenciable, como ya se mencionó en la Introducción).Para comprobar de manera gráfica que el tiempo de establecimiento es constante se realizó la siguiente simulación en Matlab, utilizando Simulink: Se colocó una señal de entrada que fue atenuada 6dB en cuatro pasos. En la Fig. 4 se puede observar que el tiempo de respuesta del AGC lineal no es constante (Fig. 4a), mientras que el del AGC exponencial sí lo es (Fig. 4b). El análisis matemático puede encontrarse en [9].
Aunque implementar una función exponencial es relativamente sencillo en tecnología bipolar, debido a la característica exponencial de los transistores, no lo es tanto en tecnología CMOS. A pesar de ello, se han realizado diversos esfuerzos para conseguir este tipo de característica empleando exclusivamente transistores MOS, debido al bajo costo de la tecnología CMOS y su compatibilidad con los circuitos digitales.
Algunas implementaciones de VGAs consiguen la característica exponencial basándose en celdas translineales [10] o en bancos de transistores programables [11]. Sin embargo, una de las técnicas más extendidas consiste en utilizar un VGA lineal con un bloque de predistorsión que proporcione una señal de control exponencial [12]. La suma de ambos bloques es equivalente a un VGA con variación exponencial de la ganancia.
Debido a que, como ya se indicó, no es sencillo implementar una función exponencial con transistores MOS, la mayoría de las veces se recurre a aproximaciones, ya sean pseudo–exponenciales [10,13] o basadas en la Serie de Taylor [12,14]. Las ecuaciones correspondientes a las aproximaciones más comunes son las siguientes: Serie de Taylor:
Aproximación Pseudo–Exponencial:
Uno de los inconvenientes de la aproximación pseudo–exponencial es el limitado rango de validez de la misma, como se muestra en la Fig. 5. Además, en tecnologías submicrométricas la ley pseudo–cuadrática deja de ser válida, siendo necesarias aproximaciones cada vez más complejas para implementar la función exponencial. Se observa por ejemplo que las aproximaciones pseudo–Taylor son válidas en un rango mayor, pero también es más compleja su implementación a nivel de circuito.
En este trabajo se propone utilizar como bloque de predistorsión un generador de función exponencial lineal a tramos (PWL, por sus siglas en inglés) basado en el método de síntesis de funciones PWL presentado en [15]. La función implementada es y=eX/22.5. Tal y como se observa en la Fig. 6, la implementación mediante 4 tramos de dicha exponencial PWL ideal presenta un rango lineal en dBs igual a 46.3 dB con un error de 1.8 dB. Dicho error es inferior al de casi todas las aproximaciones exponenciales antes mencionadas, tal y como se muestra en la Tabla 1, en un rango mayor. Aunque el mayor rango de salida corresponde a la aproximación Pseudo–Taylor con k= 0.12 y α= 0.25, su implementación física se complica por el valor de los coeficientes k y α.
Dado que la implementación a nivel transistor de la exponencial PWL va a introducir errores de precisión que pueden afectar al rango de validez de la aproximación, se diseñó una exponencial PWL de siete segmentos. Como se verá a continuación, este número de segmentos permite obtener un rango amplio de variación exponencial manteniendo una complejidad moderada de la implementación. Se diseñaron por tanto siete espejos de corriente simples (CM1 a CM7) conectados en paralelo, como se aprecia en la Fig. 7. La corriente de control ICTRL se copia a cada uno de los espejos, cuya estructura se muestra en la Fig. 8a. La función de transferencia de cada espejo, mostrada en la Fig. 8b, es, de hecho, una función PWL de 3 tramos, donde la pendiente m y los puntos de quiebre I1BK e I2BK están dados por:
donde WM1, WM2, WMa and WMb son los anchos de canal en los transistores M1, M2, Ma y Mb, respectivamente; IbCM es la corriente de polarización.
Aunque en esta implementación se optó por utilizar espejos de corriente simples para no aumentar la complejidad de las celdas, es posible utilizar otro tipo de espejos como los tipo cascode o los basados en Flipped Voltage Followers (FVF) para mejorar la precisión en la copia de corriente. Aunque los espejos tipo cascode tienen una alta impedancia de salida, requieren de un nivel de voltaje de alimentación elevado (2Vgs). Los espejos de corriente basados en FVF, por su parte, también tienen una alta impedancia de salida y su voltaje de alimentación es menor que el de los cascode, pero requieren un voltaje de polarización adicional [16].
Las corrientes de salida de cada espejo se suman para generar la corriente IPWL. De esta manera, la pendiente de cada segmento en la función exponencial es la suma de las pendientes de todos los espejos de corriente en los que el primer punto de quiebre es menor y el segundo punto de quiebre mayor que el punto de inicio del segmento considerado, como se muestra en la Fig. 8b. Se obtiene así una salida en corriente IPWL exponencial a partir de una corriente de entrada ICTRL que varía linealmente. En la Fig. 9 se muestra en líneas punteadas las salidas individuales de cada espejo de corriente (CM1 a CM7) y con una línea sólida la corriente de salida del bloque exponencial.
Así, se obtiene un rango lineal de poco más de 40 dB con un error de ± 2 dB, como se muestra en la Fig. 10. Es decir, a pesar de utilizar espejos simples, se obtiene un rango de variación exponencial mayor que en la mayoría de las aproximaciones exponenciales consideradas en la Tabla 1, aun sin considerar el inevitable deterioro de la precisión al implementar dichas aproximaciones a nivel de circuito.
Cabe destacar de nuevo que aunque la aproximación pseudo–Taylor con k=0.12, α= 0.25 presenta un rango de validez mayor, su implementación práctica es más compleja y se espera por tanto un mayor error tras su diseño a nivel transistor.
La precisión en la exponencial PWL, con respecto a una exponencial ideal, se puede mejorar incrementando el número de segmentos, aunque esto implica un incremento en la complejidad del circuito. Como ya se mencionó, en este caso la función fue implementada con siete segmentos para conseguir un buen compromiso entre precisión y complejidad.
2.2. Amplificador de Ganancia Variable (VGA)
Como ya se ha indicado en el apartado anterior, dado que se dispone de un bloque de predistorsión exponencial, ha de diseñarse un VGA cuya ganancia varíe linealmente, de modo que la combinación de ambos (bloque PWL y VGA) resulte en un VGA con variación exponencial de la ganancia.
Los métodos más comunes para variar la ganancia de un amplificador son mediante resistencias de degeneración variables [12], modificando las corrientes de polarización [17], o añadiendo etapas (atenuadores, espejos...) programables [11]. En este trabajo se implementó un VGA, mostrado en la Fig. 11, en el que se modifica la corriente de polarización de una celda Gilbert para controlar la ganancia, obteniendo así una buena linealidad y rápida respuesta [17]. En esta propuesta, a diferencia de otras encontradas en la literatura, el control se realiza mediante la inyección directa de corriente en el nodo de fuente de cada par que compone el multiplicador, manteniendo constante el voltaje de compuerta de los transistores de polarización M5 y M6 [18]. Para conseguir la variación diferencial de la corriente de control, se utilizó un espejo de corriente (formado por M22 y M24) y un seguidor de corriente (formado por M22, M23 y M25) que generan dos corrientes desfasadas 180° entre sí: IPWL+ e IPWL–. De este modo, la corriente de polarización de la celda y, por lo tanto, su ganancia, cambia en función de la corriente de control IPWL± inyectada.
2.3. Detección de pico y filtrado
]]> La respuesta del detector juega un papel importante en la respuesta dinámica del lazo durante cambios en el nivel de la señal grandes o abruptos [19]. Para obtener una apropiada operación del AGC, el tiempo para estimar la amplitud de la señal debe ser mucho menor que la constante de tiempo del filtro del lazo.En esta propuesta se empleó un sencillo detector de pico mostrado en la Fig. 12 [20]. El detector consta de un amplificador (Opamp 1) y un transistor M1 formando un lazo de retroalimentación. En los semiciclos positivos de la señal de entrada, M1 conduce, cerrándose el lazo y cargándose así el capacitor CH al valor pico de la señal. En los semiciclos negativos, en cambio, el transistor pasa a corte mientras que el valor pico queda almacenado en CH. Dicho voltaje se compara con un voltaje de referencia (Vref) en el segundo amplificador (Opamp 2). Una resistencia R1 y un seguidor de corriente (CF) proporcionan la señal de salida ICTRL en modo corriente. Cada uno de los amplificadores operacionales de la Fig. 12 se implementó como un par diferencial sencillo.
3. Resultados de simulación
El sistema AGC fue diseñado en una tecnología de 0.35μm con un voltaje de alimentación VDD=3V; el voltaje en modo común tanto del VGA y como de los OpAmps del detector es igual a VDD/2 y todos los transistores trabajan en inversión fuerte, en la zona de saturación. La función exponencial implementada es y=ex/22.5, representada en la Fig. 13. El bloque PWL fue diseñado para funcionar correctamente con una corriente de control ICTRL de hasta 100 μA. En la fig. 13 se observa que, dentro de dicho rango, la corriente IPWL varía de manera exponencial entre 2 y 76 μA. El máximo error es de 8.65 μA, para una corriente ICTRL de 100 μA.
La respuesta del VGA determina las características principales del lazo, como rango dinámico y ancho de banda. En la Fig. 14 se muestra su respuesta en DC para diferentes valores de la corriente de control IPWL. Para IPWL= 10μA, el rango dinámico de entrada máximo es de 400mVpp. Obsérvese que, una vez dentro del lazo AGC, cuanto mayor sea la entrada al VGA menor será su ganancia. La máxima amplitud de entrada es de 350mV. La variación del offset es de ±200mV para una variación del 1% en las dimensiones de los transistores de entrada.
En la Fig. 15 se muestra la respuesta en frecuencia del VGA para diferentes ganancias. Se observa que el ancho de banda es de 1MHz para una carga de 1pF, y se mantiene constante en todo el rango de variación de IPWL. La ganancia de la señal de salida varía desde 11.2 dB para Ipwl=10μA hasta 32.2 dB para IPWL=100μA.
]]>
En la Fig. 16 se muestra la respuesta del VGA para un voltaje de entrada senoidal de 20mV de amplitud y 100kHz de frecuencia, cuando la ganancia del VGA varía en el tiempo. En este ejemplo la ganancia pasa de 11.2 dB a 32.2dB al cabo de 20us, y a 25.2 dB al cabo de otros 20μs.
Por último, se muestra en la Fig. 17 la respuesta en tiempo del detector de pico. Con una línea punteada se representa la señal de entrada al detector, es decir, la señal de salida del AGC, y con una línea sólida se representa la salida del detector a partir de la cual se genera la señal de control del bloque PWL. Se observa cómo, efectivamente, la salida del detector corresponde al valor pico de su entrada. Los valores de los capacitores y resistencia empleados fueron: CH=400pF, C2=1pF y RH=10MΩ, con el fin de obtener una constante de tiempo elevada para aplicaciones de baja frecuencia (hasta 100kHz).
4. Resultados del lazo AGC
La respuesta en continua del AGC se muestra en la Fig. 18, donde se observa un factor de compresión del 58% para amplitudes de entrada entre 80mV y 255mV, y del 30% para variaciones de la señal de entrada entre 0 y 350mV valor pico.
]]>
En la Fig. 19 se muestra la respuesta en frecuencia del AGC completo, para una ganancia de 22.4 dB, con una frecuencia de corte de 825 kHz y un margen de fase de 90°.
La Fig. 20 muestra la respuesta del AGC, con una señal de entrada (línea punteada) de 80kHz de frecuencia cuya amplitud varía en el tiempo. Además de la compresión de la señal de salida, se observa que el tiempo de ataque (desde que la señal de entrada aumenta bruscamente hasta que la salida alcanza su valor final) es mucho menor que el tiempo de liberación (desde que la señal de entrada disminuye bruscamente hasta que alcanza su valor final), por lo que este último limitará la respuesta temporal. En este caso el tiempo de liberación es de 140μseg.
Finalmente, los análisis de distorsión mostraron una distorsión armónica total inferior a –54dB en la señal de salida. El consumo de potencia total del sistema es de 12.4mW. Aplicando análisis de Monte Carlo se pudo observar que, aunque la respuesta del bloque exponencial varía, la respuesta final del AGC se mantiene prácticamente constante, debido a que el mismo lazo compensa las variaciones en la señal de salida del bloque exponencial.
]]> 5. Conclusiones
En este trabajo se ha presentado un lazo AGC para aplicaciones en sensores resonantes, con un rango dinámico de entrada de 700mVpp y un ancho de banda de 825kHz. La variación en la ganancia del VGA es exponencial gracias a un bloque de predistorsión PWL que implementa dicha función y controla la ganancia de un VGA lineal. El rango de variación total de la ganancia del VGA es de 21 dB, lo cual, dentro del lazo AGC, se traduce en una compresión de la señal de salida del 30%, y de hasta el 58% para el rango de máxima compresión. Se diseñó también como parte del AGC un sencillo detector de pico que permite una respuesta rápida a incrementos bruscos en la amplitud de la señal de entrada.
Agradecimientos
Se agradece el apoyo otorgado por CONACyT para este trabajo a través de la Beca de Doctorado 227989 y del Proyecto de Ciencia Básica 99901.
Referencias
[1]. R. Neul et al., IEEE Sensors Journal, 7, 302 (2007). [ Links ]
[2]. W. Sung, S. Sung, J.G. Lee, T. Kang, Journal of Micromechanics and Microengineering, 17, 1939 (2007). [ Links ]
[3]. R.T. M'Closkey, Al. Vakakis, Proceedings of the American Control Conference, pp. 3307–3311 (1999). [ Links ]
[4]. S. Kouno, Journal of Robotics and Mechatronics, 18, 83 (2006). [ Links ]
[5]. A. Arnau, Sensors, vol. 8, pp. 370–411, 2008. [ Links ]
[6]. R. Fenner, E. Zdankiewicz, , IEEE Sensors Journal, 1, 4 (2001). [ Links ]
[7]. J.P. Alegre, S. Celma, B. Calvo, N. Fiebig and S. Halder, , IEEE Transactions on Circuits and Systems II: Express Briefs, 56, 93 (2009). [ Links ]
[8]. D.N. Green, , IEEE Transactions on Circuits and Systems, 30, 78 (1983). [ Links ]
[9]. J. M. Khoury, , IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 45, 283 (1998). [ Links ]
[10]. C. A. de la Cruz–Blas, A. López–Martín, , IEEE Transactions on Circuits and Systems–II: Express Briefs, 54, 1042 (2007). [ Links ]
[11]. M.T. Sanz, S. Celma, B. Calvo, International Journal of Circuit Theory and Applications, 36, 397 (2008). [ Links ]
[12]. Y. Zheng, J. Yan, Y. P. Xu, Proceedings of the 2004 International Symposium on Circuits and Systems (ISCAS '04), 1, 813 (2004). [ Links ]
[13]. I. H. Wang, S. I. Liu, , IEEE Transactions on Circuits and Systems–II: Express Briefs, 55, 136 (2008). [ Links ]
[14]. C. H. Lin, T. Pimenta, M. Ismail, Proceedings of the 1998 Midwest Symposium on Circuits and Systems, pp. 360– 363, (1998). [ Links ]
[15]. M. S. Bhat, S. Rekha, H. S. Jamadagni, , Proceedings of the 19th International Conference on VLSI Design, p. 6, (2006). [ Links ]
[16]. R. González Carvajal, J. Ramírez–Angulo, A. J. López–Martín, A. Torralba, J. Antonio Gómez Galán, A. Carlo sena, Member, F. Muñoz Chavero, , IEEE Transactions On Circuits And Systems—I: Regular Papers, 52, 1276 (2005). [ Links ]
[17]. T. H. Yun, L. Yin, C. Huang, J. H. Wu, L. X. Shi, Proceedings of the IEEE Asian Solid–State Circuits Conference (ASSCC'06), pp. 375–378, (2006). [ Links ]
[18]. D. Moro–Frias, M.T. Sanz–Pascual, C.A. De la Cruz–Blas, Proceedings of the 2010 IEEE International Symposium on Circuits and Systems (ISCAS'10), pp. 2824–2827, (2010). [ Links ]
[19]. D. Whitlow, Microwave Journal, 46, 254 (2003). [ Links ]
[20]. D. Johns, K. Martin, John Wiley & Sons, Ed. (1997). [ Links ]
]]>