<?xml version="1.0" encoding="ISO-8859-1"?><article xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
<front>
<journal-meta>
<journal-id>1405-7743</journal-id>
<journal-title><![CDATA[Ingeniería, investigación y tecnología]]></journal-title>
<abbrev-journal-title><![CDATA[Ing. invest. y tecnol.]]></abbrev-journal-title>
<issn>1405-7743</issn>
<publisher>
<publisher-name><![CDATA[Universidad Nacional Autónoma de México, Facultad de Ingeniería]]></publisher-name>
</publisher>
</journal-meta>
<article-meta>
<article-id>S1405-77432019000300005</article-id>
<article-id pub-id-type="doi">10.22201/fi.25940732e.2019.20n3.029</article-id>
<title-group>
<article-title xml:lang="es"><![CDATA[Metodología de bajo costo para implementar circuitos electrónicos integrados, un ejemplo de aplicación]]></article-title>
<article-title xml:lang="en"><![CDATA[A low-cost methodology for implementing electronics integrated circuit, an application example]]></article-title>
</title-group>
<contrib-group>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Medina-Vázquez]]></surname>
<given-names><![CDATA[Agustín Santiago]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Flores-Castillo]]></surname>
<given-names><![CDATA[Pablo David]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Bonilla-Barragán]]></surname>
<given-names><![CDATA[Carlos Alberto]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Gurrola-Navarro]]></surname>
<given-names><![CDATA[Marco Antonio]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Meda-Campana]]></surname>
<given-names><![CDATA[María Elena]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
<contrib contrib-type="author">
<name>
<surname><![CDATA[Villegas-González]]></surname>
<given-names><![CDATA[José Martín]]></given-names>
</name>
<xref ref-type="aff" rid="Aff"/>
</contrib>
</contrib-group>
<aff id="Af1">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<aff id="Af2">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<aff id="Af3">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<aff id="Af4">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<aff id="Af5">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Económico Administrativas ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<aff id="Af6">
<institution><![CDATA[,Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías ]]></institution>
<addr-line><![CDATA[ ]]></addr-line>
<country>Mexico</country>
</aff>
<pub-date pub-type="pub">
<day>00</day>
<month>09</month>
<year>2019</year>
</pub-date>
<pub-date pub-type="epub">
<day>00</day>
<month>09</month>
<year>2019</year>
</pub-date>
<volume>20</volume>
<numero>3</numero>
<copyright-statement/>
<copyright-year/>
<self-uri xlink:href="http://www.scielo.org.mx/scielo.php?script=sci_arttext&amp;pid=S1405-77432019000300005&amp;lng=en&amp;nrm=iso"></self-uri><self-uri xlink:href="http://www.scielo.org.mx/scielo.php?script=sci_abstract&amp;pid=S1405-77432019000300005&amp;lng=en&amp;nrm=iso"></self-uri><self-uri xlink:href="http://www.scielo.org.mx/scielo.php?script=sci_pdf&amp;pid=S1405-77432019000300005&amp;lng=en&amp;nrm=iso"></self-uri><abstract abstract-type="short" xml:lang="es"><p><![CDATA[Resumen En la industria nacional mexicana se importan grandes cantidades de dispositivos electrónicos para las empresas de manufactura, entre los que se encuentran los circuitos integrados. Dado que estos circuitos integrados son diseñados en otros países, en México se pierden oportunidades de participación en el sector. En este documento, se presenta una metodología para diseñar circuitos integrados con herramientas de bajo costo con el fin de impulsar el interés en el área, aún con recursos económicos limitados, dejando la implementación de los mismos a empresas dedicadas. Como caso de éxito, se muestra el diseño de un circuito correlador de tramas de bits en una tecnología de fabricación CMOS. El correlador se diseñó para proporcionar salida digital y salida analógica (circuito de señal mezclada). Se sigue un modelo de desarrollo del chip conocido como &#8220;fabless&#8221; (sin fábrica) y los prototipos obtenidos fueron probados con éxito en el laboratorio. A pesar de que los resultados obtenidos en laboratorio aun no alcanzan la eficiencia de los circuitos comerciales, los circuitos que aquí se muestran son suficientes para validar la metodología discutida y la cual está al alcance de emprendedores y estudiantes para incursionar en el ramo del diseño de circuitos integrados.]]></p></abstract>
<abstract abstract-type="short" xml:lang="en"><p><![CDATA[Abstract In the Mexican national industry, large quantities of electronic devices are imported for manufacturing companies, including integrated circuits. Since these devices are designed in other countries, opportunities for participation in the industrial sector are lost in Mexico. In this document, a methodology is presented to design integrated circuits with low-cost tools in order to promote interest in the area, even with limited economic resources. As a case of success, it shows the design of a correlator circuit in a CMOS manufacturing technology. The correlator was designed to provide a digital output and an analogue output (mixed signal circuit). In this work, a chip development model known as "fabless" (without factory) is followed and the obtained prototypes were successfully tested in the laboratory.]]></p></abstract>
<kwd-group>
<kwd lng="es"><![CDATA[Circuitos integrados]]></kwd>
<kwd lng="es"><![CDATA[México]]></kwd>
<kwd lng="es"><![CDATA[América Latina]]></kwd>
<kwd lng="es"><![CDATA[diseño]]></kwd>
<kwd lng="es"><![CDATA[bajo costo]]></kwd>
<kwd lng="es"><![CDATA[fabless]]></kwd>
<kwd lng="es"><![CDATA[academia]]></kwd>
<kwd lng="es"><![CDATA[correlador]]></kwd>
<kwd lng="en"><![CDATA[Integrated circuits]]></kwd>
<kwd lng="en"><![CDATA[Mexico]]></kwd>
<kwd lng="en"><![CDATA[Latin America]]></kwd>
<kwd lng="en"><![CDATA[design]]></kwd>
<kwd lng="en"><![CDATA[low-cost]]></kwd>
<kwd lng="en"><![CDATA[fabless]]></kwd>
<kwd lng="en"><![CDATA[academy]]></kwd>
<kwd lng="en"><![CDATA[correlator]]></kwd>
</kwd-group>
</article-meta>
</front><back>
<ref-list>
<ref id="B1">
<nlm-citation citation-type="journal">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Alejandro]]></surname>
<given-names><![CDATA[M.M.]]></given-names>
</name>
<name>
<surname><![CDATA[Martínez]]></surname>
<given-names><![CDATA[F.M.]]></given-names>
</name>
<name>
<surname><![CDATA[Favila]]></surname>
<given-names><![CDATA[F.]]></given-names>
</name>
<name>
<surname><![CDATA[García]]></surname>
<given-names><![CDATA[A.]]></given-names>
</name>
</person-group>
<article-title xml:lang=""><![CDATA[Historia y evolución de la industria de semiconductores y la integración de México en el sector]]></article-title>
<source><![CDATA[European Scientific Journal]]></source>
<year>2016</year>
<volume>12</volume>
<numero>18</numero>
<issue>18</issue>
<page-range>65-78</page-range></nlm-citation>
</ref>
<ref id="B2">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Baker]]></surname>
<given-names><![CDATA[R.J.]]></given-names>
</name>
</person-group>
<source><![CDATA[CMOS Circuit Design, Layout, and Simulation]]></source>
<year>2010</year>
<edition>Third Edition</edition>
<publisher-loc><![CDATA[Estados Unidos ]]></publisher-loc>
<publisher-name><![CDATA[Wiley]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B3">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Brocard]]></surname>
<given-names><![CDATA[G.]]></given-names>
</name>
</person-group>
<source><![CDATA[The LTSpice IV Simulator: Manual, Methods and Applications]]></source>
<year>2013</year>
<publisher-loc><![CDATA[Alemania ]]></publisher-loc>
<publisher-name><![CDATA[Würth Elektronik]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B4">
<nlm-citation citation-type="journal">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Chávez]]></surname>
<given-names><![CDATA[R.]]></given-names>
</name>
<name>
<surname><![CDATA[García]]></surname>
<given-names><![CDATA[R.]]></given-names>
</name>
<name>
<surname><![CDATA[Gurrola]]></surname>
<given-names><![CDATA[M.]]></given-names>
</name>
<name>
<surname><![CDATA[Bandala]]></surname>
<given-names><![CDATA[M.]]></given-names>
</name>
</person-group>
<article-title xml:lang=""><![CDATA[VLSI Design with Alliance Free CAD Tools: an Implementation example]]></article-title>
<source><![CDATA[Ingeniería Investigación y Tecnología]]></source>
<year>2015</year>
<volume>16</volume>
<numero>3</numero>
<issue>3</issue>
<page-range>441-52</page-range></nlm-citation>
</ref>
<ref id="B5">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Flores]]></surname>
<given-names><![CDATA[P.]]></given-names>
</name>
</person-group>
<source><![CDATA[Módulo VLSI escalable para la convolución de tramas de bits. Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenierías]]></source>
<year>2013</year>
<publisher-loc><![CDATA[Guadalajara ]]></publisher-loc>
<publisher-name><![CDATA[Universidad de Guadalajara]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B6">
<nlm-citation citation-type="journal">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Hoeren]]></surname>
<given-names><![CDATA[T.]]></given-names>
</name>
</person-group>
<article-title xml:lang=""><![CDATA[The Semiconductor Chip Industry-The History, Present and Future of Its IP Law Framework, IIC]]></article-title>
<source><![CDATA[International Review of Intellectual Property and Competition Law]]></source>
<year>2016</year>
<volume>47</volume>
<numero>7</numero>
<issue>7</issue>
<page-range>763-96</page-range></nlm-citation>
</ref>
<ref id="B7">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Liu]]></surname>
<given-names><![CDATA[W.]]></given-names>
</name>
<name>
<surname><![CDATA[Hu]]></surname>
<given-names><![CDATA[C.]]></given-names>
</name>
</person-group>
<source><![CDATA[BSIM4 and MOSFET modeling for IC simulation. Berkeley]]></source>
<year>2011</year>
<publisher-loc><![CDATA[Estados Unidos ]]></publisher-loc>
<publisher-name><![CDATA[World Scientific Publishing Co. Pte. Ltd]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B8">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Maxinez]]></surname>
<given-names><![CDATA[D.]]></given-names>
</name>
</person-group>
<source><![CDATA[Programación de sistemas digitales con VHDL]]></source>
<year>2013</year>
<publisher-loc><![CDATA[México ]]></publisher-loc>
<publisher-name><![CDATA[Editorial Patria]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B9">
<nlm-citation citation-type="">
<collab>PROMEXICO</collab>
<source><![CDATA[Unidad de Inteligencia de Negocios, Diagnóstico Sectorial-Industria Electrónica]]></source>
<year>2015</year>
</nlm-citation>
</ref>
<ref id="B10">
<nlm-citation citation-type="journal">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Sarma]]></surname>
<given-names><![CDATA[S.]]></given-names>
</name>
<name>
<surname><![CDATA[Li-Sun]]></surname>
<given-names><![CDATA[S.]]></given-names>
</name>
</person-group>
<article-title xml:lang=""><![CDATA[The genesis of fabless bussines model: Institutional entrepreneurs in an adaptative ecosystem]]></article-title>
<source><![CDATA[Asia Pacific Journal of Management]]></source>
<year>2016</year>
<page-range>1-31</page-range></nlm-citation>
</ref>
<ref id="B11">
<nlm-citation citation-type="book">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Sedra]]></surname>
<given-names><![CDATA[A.]]></given-names>
</name>
<name>
<surname><![CDATA[Smith]]></surname>
<given-names><![CDATA[K.]]></given-names>
</name>
</person-group>
<source><![CDATA[Microelectronic circuits]]></source>
<year>2014</year>
<publisher-loc><![CDATA[Oxford, Estados Unidos ]]></publisher-loc>
<publisher-name><![CDATA[O.U. Press, Ed]]></publisher-name>
</nlm-citation>
</ref>
<ref id="B12">
<nlm-citation citation-type="">
<person-group person-group-type="author">
<name>
<surname><![CDATA[Silva-Cardenas]]></surname>
<given-names><![CDATA[C.]]></given-names>
</name>
<name>
<surname><![CDATA[Takeo]]></surname>
<given-names><![CDATA[Y.]]></given-names>
</name>
<name>
<surname><![CDATA[Palacios-Pawlovsky]]></surname>
<given-names><![CDATA[A.]]></given-names>
</name>
</person-group>
<source><![CDATA[Introduction to VLSI CMOS circuits design]]></source>
<year>2006</year>
</nlm-citation>
</ref>
</ref-list>
</back>
</article>
