Regular papers

 

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E

 

Design of Mathematical Coprocessor of Simple Precision using Spartan 3E

 

J. Antonio Álvarez¹ y Michael Lindig B.²

 

¹ Centro de Innovación y Desarrollo Tecnológico en Cómputo del Instituto Politécnico Nacional, México, D. F. (teléfono: 57296000 Ext. 52536; e–mail: jaalvarez@ipn.mx).

² Dirección de Cómputo y Telecomunicaciones del Instituto Politécnico Nacional, México, D. F. (e–mail: mlindig@ipn.mx).

 

Manuscrito recibido el 10 de mayo del 2008.
Manuscrito aceptado para su publicación el 2 de septiembre del 2008.

 

Resumen

Una Unidad de Punto Flotante (Floating Point Unit en inglés) o, más comúnmente conocido como coprocesador matemático, es un componente de la CPU especializado en las operaciones de punto flotante. Las operaciones básicas que toda FPU puede realizar son las aritméticas (suma y multiplicación), si bien algunos sistemas más complejos son capaces también de realizar cálculos trigonométricos o exponenciales. No todas las CPUs tienen una FPU dedicada. En ausencia de FPU, la CPU puede utilizar programas en microcódigo para emular una función en punto flotante a través de la unidad aritméticológica (ALU), la cual reduce el costo del hardware a cambio de una sensible pérdida de velocidad. El objetivo de este articulo, es mostrar como puede ser implementado un coprocesador matemático utilizando VHDL, para su implementación en cualquier FPGA.

Palabras Clave: FPU, coprocesador matemático, VHDL, FPGA.

 

Abstract

Floating Point Unit (FPU) is also known as mathematical coprocessor and is a specialized component of the CPU dedicated to floating point operations. Basic operations of any FPU are arithmetic (sum and multiplication), though some more complex systems are also able to perform trigonometric or exponential calculations. Not all CPUs have an additional FPU. If there is no FPU present, then CPU can use some programs written in microcode for emulation of floating point operations using arithmetic–logical unit (ALU). This reduces the cost of the hardware but slow down the processing speed. The purpose of this paper is to propose an implementation of the mathematical coprocessor using VHDL, for its further implementation in FPGA.

Key words: FPU, mathematical coprocessor, VHDL, FPGA.

 

DESCARGAR ARTÍCULO EN FORMATO PDF

 

REFERENCIAS

[1] Rudolf Usselman. Documentation for Floating Point Unit, http://www.opencores.org.         [ Links ]

[1] John L. Hennessy and David A. Patterson. Computer Architecture: A Quantitative Approach. 2nd Edition, Morgan Kaufmann, 2007, 708 p.         [ Links ]

[2] Peter J. Ashenden. The Designer's Guide to VHDL, Morgan Kaufmann, 1995, 688 p.         [ Links ]

[3] Donald E. Thomas and Philip R. Moorby. The Verilog Hardware Description Language, Kluwer Academic Publishers, 2002, 408 p.         [ Links ]

[4] Stuart Oberman. Design Issues in High Performance Floating–Point Arithmetic Units. Stanford University, Technical report, 1996.         [ Links ]

[5] IEEE, IEEE–754–1985 Standard for binary floating–point arithmetic.         [ Links ]