Sincronización de Circuitos Integrados complejos CMOS

 

Linares Aranda Mónico^1,ª González Díaz Oscar^2, ª y Salim Maza Manuel^{2, b}

 

ª Instituto Nacional de Astrofísica, Óptica y Electrónica, INAOE Luís Enrique Erro 1. Tonantzintla, Cholula, Pue. México C.P. 72840. ¹mlinares@inaoep.mx, ²ogonzalez@susu.inaoep.mx

^b Freescale Semiconductor México. Complejo Intermex Suite E Periférico Sur 7999, Sta. Ma. Tlaquepaque, Jalisco, México. C.P. 45601. msalimm@freescale.mx

 

Recibido: 29 de septiembre de 2010;
Aceptado: 29 de abril de 2011

 

Resumen

Debido a la tendencia de integrar diversos subsistemas electrónicos y mecánicos complejos en un solo circuito integrado, es necesario alternativas de temporización y sincronización eficientes en velocidad, consumo de potencia y área. En este artículo se propone el uso de osciladores de anillo interconectados y acoplados como redes de generación y distribución de señales de reloj, para la sincronización de sistemas integrados en un mismo chip. Se presentan resultados de simulación HSPICE de redes convencionales y no convencionales diseñadas utilizando parámetros típicos de dos procesos de fabricación de circuitos integrados CMOS pozo N Austria Micro Systems (AMS) 0.35 μm y Berkeley 0.13 μm. En base a resultados experimentales obtenidos de redes de distribución de reloj locales y globales fabricadas con el proceso CMOS de 0.35 μm de AMS, se demuestra que los anillos interconectados y acoplados representan una aproximación apropiada para sistemas integrados en un solo circuito de silicio debido a su buen desempeño, escalabilidad con la tecnología, bajo corrimiento al reloj, alta velocidad, tolerancia a fallas y robustez a variaciones del proceso de fabricación.

Palabras clave: Circuitos integrados; Osciladores; Redes de reloj; Sincronización.

 

Abstract

Due to the trend of integrating various complex electronic and mechanical subsystems in a single integrated circuit or chip, timing and synchronization alternatives efficient in speed, power consumption, and area are needed. In this paper, the use of interconnected and coupled ring oscillators as clock generation and distribution networks for the synchronization of integrated systems in a single chip is proposed. The HSPICE simulation results of the conventional and no-conventional networks designed using typical parameters of two integrated circuit fabrication processes (N-well Austriamicrosystems 0.35 μm CMOS and Berkeley 0.13 μm) are presented. Based on the experimental results obtained from local and global clock distribution networks fabricated in Austriamicrosystems 0.35 μm process, it was demonstrated that the interconnected and coupled ring oscillators represent a good approach for integrated systems in a single silicon chip due to its good performance, scalability with technology, low time uncertainty, high speed, fault tolerance, and robustness to process variations.

Keywords: Integrated circuits; Oscillators; Clock networks; Synchronization.

 

DESCARGAR ARTÍCULO EN FORMATO PDF

 

Agradecimientos

Al Consejo Nacional de Ciencia y Tecnología por el apoyo a través del proyecto 51511-Y.

 

Referencias

[1]. H.B. Bakoglu. Circuits, interconnections, and packaging for VLSI. (Addison-Wesley Publishers Co. 1990).         [ Links ]

[2]. S. Tam, S. Rusu,U. N. Desai, R. Kim, J. Zhang, and I. Young., IEEE Journal of Solid-State Circuits, 35, 1545 (2000).         [ Links ]

[3]. D. Sylvester and K. Keutzer, Proceedings of the IEEE, 89, 467 (2001).         [ Links ]

[4]. ITRS: International Technology Roadmap for Semiconductors, Overview and Summaries. http://www.itrs.net/Common/2004Update/2004_00_Overview.pdf.         [ Links ]

[5] M. Salim., O. Gonzalez, M. Linares. 8^th IEEE International Conference on Electronics, Circuits and Systems, 518 (2008).         [ Links ]

[6]. F. O'Mahony, C. P. Yue, M. A. Horowitz and S. S. Wong, Proceedings of the Design Automation Conference, 682 (2003).         [ Links ]

[7]. J. Wood, T.C. Edwards and S. Lipa, IEEE Journal of Solid-State Circuits, 36, 1654 (2001).         [ Links ]

[8]. S. M. Manuel, Tesis Doctorado, Junio (2005). INAOE, México.         [ Links ]

[9]. S. M. Manuel, L. A. Mónico. Proceedings of the ACM Great Lakes Symposium on Very Large Scale Integration (2003) 41.         [ Links ]

[10]. P. B. Daniel, L. A. Mónico, Proceedings of the IEEE International Symposium on Circuits and Systems (2004) 752.         [ Links ]

[11]. http://www.math.nus.edu.sg/aslaksen/gem-projects/maa/World_of_Fractal.pdf, (2007).         [ Links ]

[12]. S. M. Manuel, L. A. Mónico. Proceedings Iberchip (2007).         [ Links ]

[13]. S. M. Manuel . A. H. Mariano. L. A. Mónico. Proceedings of the IEEE International Midwest Symposium on Circuits and Systems (2005) 720.         [ Links ]

[14]. Salim Maza Manuel, Linares Aranda Mónico. Proceedings of the IEEE International Midwest Symposium on Circuits and Systems 1163 (2009).         [ Links ]

[15].Mónico Linares Aranda, Manuel Salim Maza, Daniel Pacheco Bautista. 4th International Conference on Electrical and Electronics Engineering, 377 (2007).         [ Links ]

[16].O. Gonzalez Diaz, M. Linares Aranda, R. Torres Torres. 2^nd International Symposium on Computing and Electronics: Design, Applications, Advanced Techniques and Current Challenges 1 (2009).         [ Links ]

[17]. Y. A. Eken et al., IEEE J. Solid-State Circuits, 39, 230 (2004).         [ Links ]

[18].R. Tao and M. Berroth, Electronics Letters, 40, 1484 (2004).         [ Links ]

[19].H. Jacobsson, B. Mingquan, L. Aspemyr, A. Mercha, G. Carchon, M.Ericsson. Microwave Symposium Digest, 2006. IEEE MTT-S International. 573 (2006).         [ Links ]

 

Nota

The Editors thank to the Physics Department of the Centro de Investigación y de Estudios Avanzados del IPN for the support in the publication of this issue, and the cooperation of M en C. Alejandra García Sotelo and Eng. Erasmo Gómez.