Modelling the C–V characteristics of MOS capacitor on high resistivity silicon substrate for PIN photodetector applications

J.A. Luna–López, M. Aceves–Mijares, Oleksandr Malik, and R. Glaenzer

INAOE, Street Enrique Erró No. 1, Tonantzintla, Puebla e–mail: jluna@inaoep.mx , maceves@ieee.org , amalik@inaoep.mx

Recibido el 27 de octubre de 2004
Aceptado el 25 de mayo de 2005

Abstract

This work proposes an electrical model to simulate the C–V measurements of the MOS capacitor on high resistivity silicon. High resistivity silicon is used as a substrate for PIN photo detectors. C–V MOS capacitor characteristics on high resistivity silicon substrates differ considerably from the C–V characteristics of low resistivity silicon substrates due to potential drop and majority and minority carrier response time. MOS C–V characteristics on high and low resistivity substrates at different frequencies were modelled by means of a series capacitor and resistor network. The system predicts the experimental results very well.

Keywords: MOS, HRS and LRS substrates; high and low frequency C–V characteristics; time of response majority and minority carriers.

Resumen

Este trabajo propone un modelo eléctrico para simular las mediciones C–V del capacitor MOS en silicio de alta resistividad (SAR), el cual es usado como substrato para fotodetectores PIN. Las características C–V del capacitor MOS en SAR difieren considerablemente de las obtenidas en silicio de baja resistividad (SBR) debido a la caída de potencial y tiempo de respuesta de los portadores mayoritarios y minoritarios en el substrato. Las características C–V en substratos de SAR y SBR a diferentes frecuencias fueron modeladas mediante una red de capacitor y resistor en serie, la cual predice los resultados obtenidos experimentalmente.

Descriptores: MOS, substratos de silicio de alta y baja resistividad; características C–V en alta y baja frecuencia; tiempo de respuesta de portadores mayoritarios y minoritarios.

PACS: 73.40.Qv; 85.30.Tv; 85.30.De

DESCARGAR ARTÍCULO EN FORMATO PDF

Acknowledgement

We would like to thank CONACYT for providing support for this work. The authors would also like to thank Pablo Alarcón, Carlos Zúñiga, Ignacio Juárez and Netzhualcoyotl Carlos for helping in the preparation of the samples.

References

1. B. Rong, L.K. Nanaver, J.N. Burghartz, A.B.M. Jansman, A.G.R. Evans, and B.S. Rejaei, C–V Characterization of MOS Capacitors on High Resistivity Silicon Substrate, ESSDERC 2003 Europan Solid–State Device, 2003.        [ Links ]

2. J.A. Luna–López, M. Aceves–Mijares, and Oleksandr Malik, "Low and High Resistivity Silicon Substrate Characterization Using the Al/SRO/Si Structure with Comparison to the MOS Technique", to be published.        [ Links ]

3. J.A. Luna–López and Oleksandr Malik, Rev. de la Soc. Mex., de ciencia de sup. y de vació 17 (2004) 1.        [ Links ]

4. C.T. Sah, R.F. Pierret, and A.B. Atole, Solid–State Electronics 12 (1969) 681.        [ Links ]

5. E.H. Nicollian and J.R. Brews, MOS (Metal oxide semiconductor) Physics and Technology (John Wiley & Sons, USA, 1982) p. 407.        [ Links ]