Resumo

MAYA-HERNANDEZ, P.M.; SANZ-PASCUAL, M.T.; DIAZ-SANCHEZ, A.  e  CALVO, B.. Diseño integrado de un Amplificador Lock-in compacto de bajo consumo para aplicaciones portátiles. Superf. vacío [online]. 2014, vol.27, n.2, pp.66-73. ISSN 1665-3521.

Una técnica para la medición de la amplitud de una señal, incluso si el ruido y las interferencias superpuestas son mayores que la propia señal, es la técnica de detección sensible a fase, que es la base de los amplificadores lock-in. En este trabajo se presenta un nuevo diseño de amplificador lock-in en modo corriente, integrado en una tecnología CMOS de 0.18µm con voltaje de alimentación de 1.8V, y que es adecuado para aplicaciones portátiles gracias a su reducido consumo de potencia y voltaje de alimentación único. La arquitectura propuesta es capaz de recuperar una señal de interés de ambientes ruidosos con errores por debajo del 6.1% para una reserva dinámica de 42.7dB, está provista de una ganancia entre 1.2 y 20.3dB programable de forma digital, ruido referido a la entrada de @1kHz y consumo de potencia de 237µW.

Palavras-chave : Diseño Analógico CMOS; Circuitos de Acondicionamiento de Sensores; Amplificadores Lock-In; Recuperación de señales; Detección Sensible a Fase.

        · resumo em Inglês     · texto em Espanhol     · Espanhol ( pdf )