Design of a JFET and radiation PIN detector integrated on a high resistivity silicon substrate using a high temperature process

A.T. Medel de Ganteª, M. Aceves–Mijaresª and A. Cerdeira^b

ª INAOE, Apartado Postal 51 Puebla, Pue. México 72000, e–mail: amedel@inaoep.mx, maceves@ieee.org

^b CINVESTAV, Apartado Postal 14–740, 07360 D.F., México,
e–mail: cerdeira@cinvestav.mx

Recibido el 27 de octubre de 2004
Aceptado el 19 de mayo de 2005

Abstract

In this work, a fabrication process with a PIN diode integrated in a high resistivity silicon wafer is presented. This process uses high temperature thermal treatments to improve the JFET characteristics. Using simulation programs and statistical tools, the contribution of diverse process steps on the characteristics of the JFET manufactured in the same wafer with a PIN diode are evaluated. The use of thermal treatments has a significant impact on the JFET characteristics. The proposed JFET design offers an improved solution for the integration of JFETs on high resitivity silicon wafers.

Keywords: JFET; PIN; thermal treatments.

Resumen

En este trabajo, se presenta un proceso de fabricación de un JFET con un diodo PIN integrado en una oblea de alta resistividad. Este proceso usa tratamientos térmicos de alta temperatura para mejorar las características del JFET. Usando programas de simulación y herramientas estadísticas, se evalua la contribución de diversos pasos de proceso en las características del JFET fabricado en la misma oblea que un diodo PIN. Este proceso y diseño ofrecen una mejor solución para la integración de JFETs en obleas de silicio de alta resistividad.

Descriptores: JFET; PIN; tratamientos térmicos.

PACS: 85.30.Tv; 85.25.Oj; 85.40.Ry

DESCARGAR ARTÍCULO EN FORMATO PDF

Acknowledgement

We would like to thank CONACYT for providing support for this work.

References

1. S. Holland, IEEE Trans. on Nuclear Science 36 (1989) 282.         [ Links ]

2. J. Kemmer, Nuclear Inst. and Meth. in Physics Research A 226 (1984) 89.        [ Links ]

3. H. Spieler, IEEE Trans. on Nuclear Science 37 (1990) 463.        [ Links ]

4. V. Radeka et. al., Electron Device Letters 10 (1989) 91.        [ Links ]

5. C.J. Kenney et. al., Nuclear Instruments and Methods A 342 (1994) 59.         [ Links ]

6. W. Snoeys et. al., IEEE Trans. on Nuclear Science 39 (1992) 1263.         [ Links ]

7. P. Smeys et. al., IEEE Trans. on Electron Device 43 (1996) 1989.        [ Links ]

8. U. Macias et. al., México DF., CIE 2003.        [ Links ]

9. A. Medel et. al., CCCT 2004, August 2004 Austin Texas USA.        [ Links ]

10. P. Ross, Taguchi Techniques for Quality Engineering (McGraw Hills, 1988).        [ Links ]