Resumen

VILLA-ANGULO, C. et al. Implementation of a 10.24 GS/s 12-bit Optoelectronics Analog-to-Digital Converter Based on a Polyphase Demultiplexing Architecture. J. appl. res. technol [online]. 2013, vol.11, n.1, pp.115-123. ISSN 2448-6736.

En este artículo se presenta la implementación de una arquitectura de muestreo y demultiplexación polifásica para implementarse en convertidores analógico digitales optoelectrónicos de alta velocidad (OADCs). La arquitectura consta de circuitos muestreadores activados ópticamente conectados en cascada. La arquitectura muestrea una señal analógica y posteriormente demultiplexa diferentes muestras (canaliza) para reducir la velocidad de repetición de las mismas y así la cuantización pueda realizarse con circuitos electrónicos de baja velocidad. Una característica importante de esta arquitectura es que la señal analógica es conservada en el dominio eléctrico durante el proceso de muestreo, demultiplexación y cuantización, evitando la necesidad de los procesos de conversión de eléctrica a óptica y de óptica a eléctrica comúnmente usados en OADCs. Experimentalmente se implementó un sistema OADC de 10.24 giga muestras por segundo (GM/s) con 12 bits de resolución. Mediciones demuestran una resolución efectiva (ENOB) de 10.3 bits, rango dinámico libre de espurios (SFDR) de -32 dB, y señal a ruido y distorsión (SNDR) de 63.7 dB.

Palabras llave : optoelectronics analog-to-digital converter (ADC); poly-phase conversion scheme; self-synchronized sampling; demultiplexing process.

        · resumen en Inglés     · texto en Inglés     · Inglés ( pdf )